Multimedia-Processing / Digital-Logic-Design

透過數位邏輯結合VHDL與Verilog的過程，作為從基礎數位邏輯到計算機系統結構，並實作出一顆CPU的教學書籍，希望未來可以成為教學範例檔案。目前將開發轉移到GitLab，因為可以呈現數學與MUL圖。

https://gitlab.com/Multimedia-Processing/Digital-Logic-Design

數位邏輯設計

姓名標示-相同方式分享 3.0 台灣 (CC BY-SA 3.0 TW)

姓名標示-相同方式分享 4.0 國際 (CC BY-SA 4.0)

MIT License

吳晨知著

#E87A90: 需要達成共識。
#876633: 需要獲得幫助。
#1B813E: 改進與進步。
#E83015: 需要修正問題。
#33A6B8: 發展領域。
#009966: 重要基礎元件。
#6699cc: 參考書籍。
#ed9121: 與現實關聯性。

About

透過數位邏輯結合VHDL與Verilog的過程，作為從基礎數位邏輯到計算機系統結構，並實作出一顆CPU的教學書籍，希望未來可以成為教學範例檔案。目前將開發轉移到GitLab，因為可以呈現數學與MUL圖。

https://gitlab.com/Multimedia-Processing/Digital-Logic-Design

vhdl learn fpga altera-cyclone-v-sockit altera-cyclone-iii-de0 verilog hdl soc-kit altera-cyclone systemverilog xilinx xilinx-vivado xilinx-fpga altera-fpga altera-quartus digital-logic-design digital-logic vhdl-verilog digital verilog-hdl

Other

Languages

Language:Verilog 72.8%Language:C 8.2%Language:Assembly 7.9%Language:Scilab 3.3%Language:VHDL 3.0%Language:Makefile 1.5%Language:C++ 1.1%Language:Tcl 0.9%Language:Shell 0.6%Language:Python 0.4%Language:Nix 0.2%Language:Hack 0.1%Language:Mathematica 0.0%Language:JavaScript 0.0%Language:CMake 0.0%Language:Batchfile 0.0%Language:TeX 0.0%