There are 1 repository under rv32e topic.
opensouce RISC-V cpu core implemented in Verilog from scratch in one night!
SCR1 is a high-quality open-source RISC-V MCU core in Verilog
FEWcore é um core RISC-V que segue as especificações RV32E com algumas leves modificações. Este projeto é o trabalho prático da disciplina Organizações de Computadores 2 no semestre 2018/2 da UFMG.
risc-v optimized memset, memcpy, memmove implementations