Dalle Porte AND OR NOT Al Sistema Calcolatore. Un viaggio nel mondo delle reti logiche in campagnia del linguaggio Verilog.
Prefazione
Capitolo I - Reti logiche, linguaggio Verilog e algebra booleana
- Sistemi modellabili come reti logiche
- Un primo impatto con il linguaggio Verilog
- Variabili a un bit e variabili a più bit
- Qualche ulteriore cenno al linguaggio Verilog
- Modelli strutturali astratti per le reti logiche
- L'algebra booleana
- Dalle espressioni alle funzioni e alla loro manipolazione tramite i teoremi di Shannon
Capitolo II - Le reti combinatorie
- Definizione e principi di funzionamento delle reti combinatorie
- Le porte AND, OR, NOT, NAND e NOR
- Possibili descrizioni in liguaggio Verilog delle reti combinatorie
- Le reti che implementano i mintermini
- Reti combinatorie di largo uso: il decoder, il decoder con abilitazione, il demultiplexer, il multiplexer
- Modelli strutturali per le reti combinatorie
- Sintesi a costo minimo secondo il modello circuitale a due livelli di logica SdP
- Sintesi a costo minimo mediante le mappe di Karnaugh
- Matrici logiche programmabili
- Fenomeni transitori nelle reti combinatorie
- Il buffer, le porte 3-state, gli elementi di ritardo e i formatori di impulso
- Struttura interna delle porte in tecnologia CMOS
Capitolo III - Gli elementi di memoria e le RAM statiche
- Come dotare le reti logiche di memoria
- Dall'anello al latch SR
- Il problema dello stato interno iniziale degli elementi di memoria
- Due classici linguaggi di descrizione del comportamento delle reti sequenziali: tabelle e grafi di flusso
- Il D latch e il D flip-flop
- Le memorie RAM statiche
- Le «memorie» Read Only
Capitolo IV - Le reti sequenziali asincrone
- Definizione e prinicipi di funzionamento delle reti sequenziali asincrone
- Un modello strutturale per le reti sequenziali asincrone
- Esempi di reti sequenziali asincrone
- Un modello strutturale per reti sequenziali asincrone, con latch SR come dispositivo di memoria
- Il latch SR: un approfondimento
- Il D flip-flop
Capitolo V - Le reti sequenziali sincronizzate
- Il registri e le reti sequenziali sincronizzate
- I contatori
- I registri multifunzionali
- Modelli di base per le reti sequenziali sincronizzate: il modello di Moore
- Un primo esempio di rete sequenziale sincronizzata di Moore: il filp-flop JK
- Un secondo esempio di rete sequenziale sincronizzata di Moore
- Modelli di base per le reti sequenziali sincronizzate: il modello di Mealy
- Modelli di base per le reti sequenziali sincronizzate: il modello di Maely Ritardato
- Modelli e descrizioni per le reti sequenziali sincronizzate complesse
- Decomposizione delle reti sequenziali sincronizzate complesse in una parte operativa e in una parte controllo
- Tecniche di microprogrammazione per implementare la parte di controllo
Capitolo VI - Struttura di un semplice calcolatore
- Blocchi funzionali di un calcolatore e loro collegamento
- Modello funzionale di un smeplice calcolatore basato sul processore sEP8
- Il linguaggio mnemonico del processore sEP8
- Il set delle istruzioni del processore sEP8
- Architettura di un semplice calcolatore basato sul processore sEP8
- Struttura interna del processore sEP8
- Visione funzionale delle interfacce e loro gestione a controllo di programma
- Considerazioni sulla gestione dello spazio di I/O in un linguaggio ad alto livello
- Struttura interna di semplici interfacce parallele
- Struttura interna di semplific interfacce seriali start/stop
- Le interfacce per la conversione digitale/analogico e analogico/digitale 12 La scheda video
Capitolo VIII - Il meccanismo dell'interruzione
- Genralità
- I 256 tipi di interruzioni
- Le istruzioni connesse al meccanismo di interruzione
- Modifiche da apportare al processore sEP8 per implementare il meccanismo delle interruzioni software
- Modificje da apportare al processore sEP8 per implementare il meccanismo delle interruzioni: un esempio
- Modifiche da apportare al processore sEP8 per implementare il meccanismo delle interruzioni esterne
- Descrizione completa del processore sEP8, potenziato per supportare il meccanismo delle interruzioni
- Il sottosistema controllore-sorgenti di interruzioni esterne
- Ingresso e uscita dati a interruzione di programma
- Struttura e gestione di un timer
Capitlo VIII - Un semplice meccanismo di protezione
- Generalità
- Modifiche da apportare al processore per dotarlo del meccanismo di protezione
- Descrizione finale del processore sEP8 potenziato per supportare il meccanismo di protezione
- I cavalli di Troia
- Per concludere
--
Originariamente visto qui: Dalle porte AND OR NOT al sistema calcolatore.