johan92 / verilog-coding-style

Verilog (SystemVerilog) coding style

Geek Repo:Geek Repo

Github PK Tool:Github PK Tool

verilog-coding-style

Это небольшой coding style, которым я руководствуюсь в FPGA проектах.

По факту, это набор правил, которые применялись при разработке в НТЦ Метротек.

см. сoding-style.md

Примеры расположены в директории examples.

При создании этого coding style принимали участие:

  • Иван Шевчук
  • Денис Габидуллин
  • Константин Добросолец
  • Алексей Литвинов

About

Verilog (SystemVerilog) coding style

License:MIT License