Jamesits / verilog-basic-blocks

数电作业

Geek Repo:Geek Repo

Github PK Tool:Github PK Tool

数字电路 Verilog 程序

课堂作业。

题目参见《基于FPGA的数字电路实验指导书》(ISBN 978-7-5606-4035-8)。

全部在 Digilent Nexys 3 (Xilinx Spartan-6 XC6LX16-CS324) 上完成,使用的 IDE 为 ISE Project Navigator 14.7 lin64(P.20131013)。

目录

  • 加法器
    • 全加器
    • 顺序加法器
    • 超前进位加法器
  • 计数器
    • 可逆计数器
  • 编码器
    • 二进制优先编码器
  • 触发器
    • 基本 RS 触发器
    • 边沿 JK 触发器
  • 寄存器
    • 移位寄存器
  • 分频器
  • 按键消抖
  • 数码管(笔段屏幕)驱动
    • 单个数码管显示
    • 四位串行扫描数码管驱动

说明

如果有依赖项,可能在别的文件夹里。

版权

Copyright (c) 2017-2018 James Swineson. All rights reserved. Usage of the code in school homework, exam or contest is explicitly inhibited.

About

数电作业


Languages

Language:Verilog 99.7%Language:Shell 0.3%