Giters

PaezEdward / Horloge-numerique-FPGA-Artix

Conception d’une horloge numérique avec la carte NEXYS 4 FPGA Artix, codage et simulation de HW avec Xilinx ISE Design Suite 14.7 en VHDL, multiplexage de 8 afficheurs BCD 7 Segments

Geek Repo:Geek Repo

Github PK Tool:Github PK Tool

horloge-numerique-FPGA-Artix

Conception d’une horloge numérique avec la carte NEXYS 4 FPGA Artix, codage et simulation de HW avec Xilinx ISE Design Suite 14.7 en VHDL, multiplexage de 8 afficheurs BCD 7 Segments

About

Conception d’une horloge numérique avec la carte NEXYS 4 FPGA Artix, codage et simulation de HW avec Xilinx ISE Design Suite 14.7 en VHDL, multiplexage de 8 afficheurs BCD 7 Segments