themarcosramos / Microarchitecture-MI-SD

Repositório que contém os projetos desenvolvidos pelo do modulo integrador de sistemas digitais do semestres de 2019.1

Geek Repo:Geek Repo

Github PK Tool:Github PK Tool

Microarchitecture-MI-SD

Repositório que contém os projetos desenvolvidos pelo do modulo integrador de sistemas digitais dos semestres de 2019.1, do curso de engenharia de computação da instituição de ensino superior Universidade Estadual de Feira de Santana - UEFS.

1 Microarchitecture simples (Primeiro problema do módulos integrado de sistema digitais)

Objetivo

Desenvolver uma IHM que utilize os botões como entrada, LEDs e um display LCD como saídas. O sistema foi desenvolido e implementado em FPGA, usando o processador NIOS II.

2 Microarchitecture IOT (Segundo problema do módulos integrado de sistema digitais)

Objetivo

Desenvolver um sistema digital que publique mensagens em um Broker MQTT. A mensagem a ser transmitida será escolhida através da IHM já desenvolvida.

Observação : Pequeno problema na realização do terceiro passo do handshake, no processo de inicializar a comunicação com o broker

3 Microarchitecture JogoPong (Terceiro problema do módulos integrado de sistema digitais)

Objetivo

Desenvolver um sistema digital para validar o funcionamento do processador baseado no jogo pongo

Ferramamentas ultilizadas

Desenvolvedores

sobre orientação da professora Ana Cláudia Fiorin

Como uilizar

  1. Abrir o Altera Quartus II 13.0 SP1;
  2. Em File -> Open Project;
  3. Selecionar a Microarchitecture;
  4. Abrir o arquivo microarquiteturaGp3;
  5. Executar a compilação do Projeto;
  6. Descarregar na FPGA;
  7. Abrir o Altera Monitor;
  8. Abrir o arquivo teste.ncf;
  9. Clicar em Actions -> Compile & Load.

Obs.:O jogo pong foi desenvolvido no altera quartus 16.1 e altera monitor 16.1 então para utilizar é necessário abrir o altera quartus 16.1 e não altera quartus 13.0 service Pack 1.

About

Repositório que contém os projetos desenvolvidos pelo do modulo integrador de sistemas digitais do semestres de 2019.1


Languages

Language:VHDL 71.4%Language:Verilog 19.5%Language:SystemVerilog 4.9%Language:HTML 3.2%Language:Assembly 0.4%Language:Coq 0.3%Language:Tcl 0.3%Language:Mathematica 0.0%Language:Scheme 0.0%Language:Standard ML 0.0%