statyui / RV32ISC

A RISC-V RV32I ISA Single Cycle CPU

RV32ISC：基于Chisel实现支持RV32I指令集的单周期RISC-V处理器

本仓库为吃透Chisel语言.39.Chisel实战之单周期RISC-V处理器实现（上）——需求分析和初步设计和吃透Chisel语言.40.Chisel实战之单周期RISC-V处理器实现（下）——具体实现和最终测试的代码实现。

更多关于Chisel的教学可以关注本人在CSDN上的专栏：

专栏：Chisel速成班教程

专栏：吃透Chisel语言

2022.12.15更新：仓库初始化

2022.12.18更新：功能全部实现，测试通过

运行测试：

sbt test