目录说明

00-hw_src：硬件RTL代码，包括内核和外设的Verilog实现
01-sw_src：软件代码，包括C软件程序和python脚本
02-UniRISCV：Pangos工程，为了节省空间未编译，工作频率为50MHz
03-img：图片

Report_UniRISCV：作品说明文档
Video_UniRISCV：作品展示视频

About

Languages

Language:Verilog 61.8%Language:C 35.5%Language:Assembly 1.5%Language:C++ 0.5%Language:Makefile 0.3%Language:Tcl 0.3%Language:VHDL 0.1%Language:Python 0.1%