vitis
FPGA板上内存资源虽然速度较快，但总量十分有限。对于大规模的数据，只能暂存在FPGA板外的DDR中，在需要处理时再传输到板上或由处理单元直接访问，所带来的问题就是板外的DDR相对较低的带宽所导致的时延。在过去，许多工作采用如将热数据存放到板上,复制多份相同数据并行处理等方式来增加内存访问效率。但是，在最新的FPGA板卡如赛灵思的AlveoU280中，有着新的内存HBM可供使用，从硬件层面提供了更大的内存带宽。
本项目试图从HLS层面将HBM与图算法相结合,实现pagerank或bfs算法。
本项目借助于ThunderGP，做出一定的修改，使得它在u280上运行。改动主要位于tmp_fpga_top中，其余参照项目thunderGP。