17-2 컴퓨터구조 전공수업에서 진행한 프로젝트입니다. MIPS cpu 기반으로 완료하였습니다.
MIPS_design 폴더에 최종 완성된 code가 저장되어 있습니다.
Quartus 13.1을 사용하여 수정된 MIPS cpu code를 최종 compile 하였습니다
code test는 Model Sim 사용하여 cpu cycle과 signal 확인 등 debugging 진행하였습니다
영상으로 촬영된, DE0 board 7 segments test는 용량 문제로 첨부하지 않았습니다
project는 6단계의 milestone으로 진행되었고, 그 중 1, 2는 간단한 프로그램 설치
그리고 MIPS cpu blueprint 그리기 였습니다
이 또한 structure_blueprint 폴더 내에 첨부하였습니다
single cpu를 먼저 제작, 이후 pipeline cpu까지 완성 후 구동 확인하였습니다
code는 verilog HDL 을 기반으로 제작되었습니다
assembly code는 windows OS 환경에서 cygwin을 이용하여
수업 중 제공된 compiler를 통해 C based code에서 변환 후 사용하였습니다