Emilio's repositories
SorpresaStateMachine
Una máquina de estados finitos armada con una memoria rom paralela random, un latch octal, y un puñado de componentes
Language:PythonGPL-3.0000
FPGA
Acá habrán proyectos relacionados con FPGAs, en VHDL y (hopefully) Verilog
Language:Verilog000
Language:MATLAB000
Language:C000
TitoReloaded
El Tito original pero con esteroides
GPL-3.0000
1bitCPU
Two Bit FSM inspired by Rue Mohr's One Bit CPU design
Language:VerilogApache-2.0000
000