Nitcloud/Digital-IDE Issues
关于Digital的一些建议-望采纳
Updated 1未来是否会支持任意形式下全文件夹内的文件都可以解析
Updated在插件中使用vivado仿真波形无变化
Closed请问是否会加入Vivado TCL自动补全+纠错功能
Updatednot a hdlFile
Updated 1使用生成property.json的命令时,报错找不到这个命令
Updated 1仿真时报错error: Unknown module type
Updated 1中文README404,仅剩知乎版本
Updated找不到修改testbench模板的命令
Updated宏 误报错
Updated使用时自动补全功能消失。
Closed10个月没更新,是关闭项目了吗
Updated自动例化对于没有写在head的变量不
Updated关于在多个.v文件的补全
UpdatedArchitecture 中无法识别ip文件夹中的ip
Updated不支持 .svh 头文件识别?
Closed 1systemverilog语法识别问题
Closed 1verilog module 是否支持数组输入?
Updated未声明的wire reg 可以随意使用等bug
Updated 1VHDL自动补全的问题
Updated关闭GUI后报错,无法识别add_file命令
Updated 5关于例化模块的异常报错
Updated 2Extension causes high cpu load
Updated 1建议在索引文件的时候,支持排除路径
Updated 3网站bestduan.github.io失效了?
Closed 2模块里面有递归的话插件就不能正常工作了
Updated 4希望支持括号辅助
Closed 6Tool commands not found.
Closed 4我的语法检查还是运行不了
Closed 1translate vhdl to vlog
Updated 2模块层次树失效
Closed 2使用generate语句例化时模块层次关系不显示
Closed 1自动补全失效
Closed 4Linting功能失效及部分错误
Closed 3gtkwave 在 vscode 不能打开
Closed 5SystemVerilog支持
Updated 2Test Bench 导致溢出
Closed 7带parameter的module不能正确识别
Closed 2