В примере к пятой лабе модуль обозван шестой лабой
HepoH3 opened this issue · comments
Andrei Solodovnikov commented
Evgeniy Primakov commented
Исправлено
Методические материалы к лабораторным работам дисциплины "Проектирование цифровых устройств на языке Verilog"
HepoH3 opened this issue · comments
Исправлено