El objetivo del proyecto es desarrollar un módulo de Datapath Completo segmentado en HDL de Verilog el cual debe manejar instrucciones del tipo R, I y J.
- Profesor: Jorge Ernesto López Arce
- Materia: Seminario de Solución de Problemas de Arquitectura de Computadoras
