JN513

Risco-5

Processador RISC-V multi ciclo com implementação RV32I construído em alguns dias de folga.

Google_search_API

API desenvolvida em Flask com o Intuito de realizar buscas no google e retornar em formato Json.

riscv-isa-ci

CI/CD for RISC-V Cores

my-sway-config

Pequeno-Risco-5

Processador RISC-V de ciclo único com implementação RV32I construído em alguns dias de folga.

esp32_uart_sx1276

Biblioteca escrita para utilização de modulo LoRa com comunicação via UART no ESPIDF

biriscv

32-bit Superscalar RISC-V CPU

caninos-sdk

Facilitando o uso da placa Labrador. 🐶💻

color_image_cli

Cliente de linha de comando para transformar imagens coloridas em preto e branco e escala de cinza

darkriscv

opensouce RISC-V cpu core implemented in Verilog from scratch in one night!

estudos_verilog

Exemplos feito em verilog para estudos

Grande-Risco-5

Processador RISC-V multi ciclo com implementação RV32I construído em alguns dias de folga.

JN513

lmic-esp-idf

A good port of the LMIC LoRaWAN library to esp-idf

mc102-labs

meson

The Meson Build System

minerva

A 32-bit RISC-V soft processor

picorv32

PicoRV32 - A Size-Optimized RISC-V CPU

remote_fpga_flash

RISC-V-Implementation-Verilog

Repositório do grupo 3 (Grupo Cessar) de PCS3115

riscv-steel

Free collection of RISC-V IP cores.

RISCV-V-FPGA-Tester

serv

SERV - The SErial RISC-V CPU

testes_cluster_txbox

tinyriscv

A very simple and easy to understand RISC-V core.

dv-cpu-rv

A harvard architecture CPU based on RISC-V.

explore

Community-curated topic and collection pages on GitHub

nerv

Naive Educational RISC V processor

nes_colorlight

NESTang is an FPGA Nintendo Entertainment System implemented with Sipeed Tang Primer 25K, Nano 20K and Primer 20K boards

Risco_5-tiny_tapeout

Risco 5 Tiny tapeout