Alejandro-Casanova / Trabajo-SED-FPGA

Trabajo para la asignatura de Sistemas Electrónicos Digitales, curso 2021-2022. Parte de FPGA, programación en VHDL.

TRABAJO DE SED

Parte FPGA

Trabajo para la asignatura de Sistemas Electrónicos Digitales, curso 2021-2022. Parte de FPGA, programación en VHDL.

Integrantes: Jennifer Dück (56675), Fernando María del Castillo Belloso (54556), Miguel García Tejera (bilateral), Alejandro Casanova Martín (53872).