AlbertinhoDevs / vhdl_timer

Simples relógio em VHDL. Conta segundos, minutos e horas

Geek Repo:Geek Repo

Github PK Tool:Github PK Tool

vhdl_timer

Simples relógio em VHDL. Conta segundos, minutos e horas. Já roda nativamente no kit DE10 Lite

Gravando no DE10 lite

Baixe o projeto, e abra-o no Quartus Prime. Plugue o kit na USB do computador e utilize o programmer para gravar o arquivo timer_top.sof da pasta output_files.

Se quiser gravar na flash do FPGA utilize o arquivo timer_top.sof.

Assista aos tutoriais

  • Como fazer um relógio em VHDL:

IMAGE ALT TEXT HERE

  • Utilizando procedimentos para simplificar o código:

IMAGE ALT TEXT HERE

  • Como utilizar displays de 7-segmentos

IMAGE ALT TEXT HERE

  • Programando o kit DE10 Lite:

IMAGE ALT TEXT HERE

  • Otimizando o código, cuidado com o tipo inteiro:

IMAGE ALT TEXT HERE

About

Simples relógio em VHDL. Conta segundos, minutos e horas

License:MIT License


Languages

Language:VHDL 63.3%Language:Verilog 33.6%Language:Mathematica 2.9%Language:Scheme 0.2%