Práctica realizada en VHDL para realizar un cronómetro con alarma en la FPGA Nexys A7. Proyecto desarrollado para la asignatura Diseño de Sistemas Electrónico con FPGA del Máster de Electrónica Industrial.
Practica de un cronómetro con alarma en VHDL para la FPGA Nexys A7
Práctica realizada en VHDL para realizar un cronómetro con alarma en la FPGA Nexys A7. Proyecto desarrollado para la asignatura Diseño de Sistemas Electrónico con FPGA del Máster de Electrónica Industrial.
Practica de un cronómetro con alarma en VHDL para la FPGA Nexys A7
GNU General Public License v3.0