EmbeddedCamerata / Simple-RISC-CPU

Simple RISC CPU. 根据夏宇闻《Verilog数字系统设计教程》第2版17.1节简化RISC_CPU设计修改

Simple RISC CPU

代码格式优化、一键编译仿真

⛓ Prerequisites

1. 编译工具：iverilog
2. 可选择使用：gtkwave，查看波形

🛠️ 运行

bash ./test/test.sh

将生成 risc_cpu_test.vvp 文件在 ./test 下，并通过 vvp 运行仿真，波形文件将保存在 ./test/wave.fst ，可通过gtkwave等程序查看。